







Architektura mikroprocesora



DSI I



Mikroprocesor

(CPU - Central Processing Unit) to centralna jednostka obliczeniowa każdego komputera. To właśnie on zajmuje się wykonywaniem uruchamianych programów i przetwarzaniem danych. Na mikroprocesor składa się wiele zintegrowanych układów scalonych.

Procesor centralny składa się z trzech części:

- **arytmometru**, czyli jednostki arytmetyczno-logicznej (ALU-ang. Arithmetic and Logic Unit),
- **jednostki sterującej**
- **rejestrów**

Mikroprocesor

- W **arytmometrze** odbywają się wszystkie obliczenia realizowane przez komputer.
- **Jednostka sterująca** odpowiada natomiast za dostarczanie arytmometrowi danych do obliczeń z pamięci operacyjnej, przekazanie wyników z powrotem do pamięci oraz za właściwą kolejność przetwarzania danych.
- **Rejestr** składa się z niewielkich komórek pamięci, w których przechowuje się adresy wybranych miejsc pamięci operacyjnej oraz dane i wyniki obliczeń. W rejestrze nazywanym licznikiem rozkazów jest umieszczany adres miejsca w pamięci wewnętrznej zawierającego bieżące zakodowane polecenie dla procesora.

Mikroprocesor

Procesor centralny w pełni nadzoruje pracę komputera, której najmniejszą jednostką jest cykl rozkazowy. Transfer informacji między poszczególnymi sekcjami procesora odbywa się za pomocą magistral. Oddzielne kanały są przeznaczone dla danych (**magistrala danych**), a oddzielne dla instrukcji przesyłanych między ALU i kontrolerem (**magistrala kontrolera**).

Magistrala adresowa służy z kolei do przekazywania informacji między jednostką arytmetyczno-logiczną, a rejestrem. Procesor wyposażony jest także w zegar wyznaczający jego własną częstotliwość, z jaką odbywają się wszystkie przeprowadzane w nim operacje. Im wyższa częstotliwość taktowania, tym procesor jest szybszy.

Budowa CPU

Podstawowymi elementami mikroprocesora są tranzystory umożliwiające blokowanie lub przepływ prądu. Tranzystory to elektroniczne przełączniki zbudowane z półprzewodników:


- N (negative) – nośnik o ład. ujemnym
- P (positive) – nośnik o ład. dodatnim

Występują dwa rodzaje tranzystorów:

- Biopolarne – sterowane za pomocą prądu
- Unipolarne - sterowane napięciem

Strukturę logiczną CPU reprezentują bramki logiczne budowane na bazie odpowiednio połączonych tranzystorów.

Schemat blokowy mikroprocesora



Podstawowe elementy CPU

- **układ sterowania** CU (Control Unit)
– odpowiedzialny za sterowanie blokami CPU
- **jednostka arytmetyczno – logiczny** – ALU (Arytmetical Logic Unit) odpowiedzialny za wykonywanie przez CPU operacje arytmetycznych na liczbach naturalnych i logicznych

Podstawowe elementy CPU


■ Rejestry:

- Rejestr rozkazów IR (Instruction Register) wewnętrzna komórka pamięci, przechowuje obecnie przetwarzaną instrukcję
- Licznik rozkazów PC (Program Counter) – zawiera adres rozkazu, który ma być wykonany w następnym kroku
- Akumulator A – przechowuje wynik wykonywanej operacji
- Wskaźnik stosu SP (Stack Pointer) służy do adresowania pamięci
- Rejestr flagowy F – przechowuje informacje dotyczące realizacji wykonywanej operacji

Podstawowe elementy CPU

- **Pamięć Cache** – szybka pamięć SRAM – przechowuje wyniki najczęściej wykonywanych operacji CPU bezpośrednio współpracuje z pamięcią operacyjną. Każda komórka pamięci ma swój adres, wymiana danych odbywa się za pomocą magistrali **danych**, a adresowanie przy użyciu magistrali **adresowej**

Cykle pracy mikroprocesora



Typy obudów CPU

Mikroprocesor fizycznie to krzemowa płytką ok. (1cm²), jest podatna na działanie czynników zewnętrznych dlatego należy ją umieścić w ochronnej powłoce (plastikowej, ceramicznej, metalowej). Obudowa CPU ma wyprowadzenia (piny, nóżki) umożliwiające na przepływ informacji w postaci impulsów elektrycznych po zamontowaniu w gnieździe płyty głównej

Typy obudów CPU

- **Obudowa typu PGA** (Pin Grid Array) – popularny standard z nóżkami w kształcie symetrycznej siatki:
 - Obudowa typu PPGA (Plastic Pin Grid Array) - osłona rdzenia z plastikowej powłoki
 - Obudowa typu CPGA (Ceramic PGA) - osłona rdzenia z ceramicznej powłoki
 - Obudowa typu FC-PGA (Flip Chip Pin Grid Array) – rdzeń został przeniesiony na górną część obudowy
 - Obudowa typu FC-PGA2 (Flip Chip PGA2) - rdzeń w plastikowej osłonie został dodatkowo ukryty pod stalową blaszką

Typy obudów CPU

- **Obudowa typu SPGA** (Staggered PGA) – odmiana PGA – gdzie rozmieszczenie nóżek w rzędach i kolumnach jest niesymetryczne
- **Obudowa typu SECC** (Single Edge Connector Cartridge) – typ, gdy nie potrafiono umieścić pamięci Cache poziomu 2 w strukturze rdzenia CPU (Pentium II i III, Athlon). CPU przylutowany do płytki drukowanej wraz z pamięcią Cache L2, a całość umieszczona w plastikowej obudowie w postaci kartridża


Typy obudów CPU

- **Obudowa typu SEPP** (Single Edge Processor Package) - podobna do SECC, ale nie ma plastikowej osłony (stosowana w tańszych wersjach CPU typu Celeron i Duron)
- **Obudowa typu Micro-FCBGA** (Flip Chip Ball Grid Array) – bazuje na BGA (Ball Grid Array) z nóżkami zakończonymi małymi kuleczkami polepszającymi przepływ prądu między portem a gniazdem
- **Obudowa typu LGA** (Land Grid Array) – typ obudowy firmy Intel, w którym nóżki zastąpiono specjalnymi połączanymi stykami


Typy obudów CPU




FC-PGA



LGA



Micro-FCBGA



SEPP



SECC

Typy gniazd CPU

Każdy typ obudowy CPU wymaga zastosowania odpowiedniego gniazda, powstało kilka odmian gniazd w zależności od kształtu obudowy i liczby pinów mikroprocesora:

- Socket
- Slot
- LGA
- LIF (Low Insertion Force) – do montażu CPU trzeba użyć siły ponad 20 kg – więc nie jest używany dla PC
- ZIF (Zero Insertion Force) – specjalna dźwignia umożliwia zabezpieczenie procesora przez rozłączeniem

Socket

Gniazda przeznaczone dla procesorów PGA:

- Socket 1, 2,3,6 dla CPU z rodziny 486
- Socket 4,5,7,8 dla Pentium , Pentium Pro, Pentium MMX,
- Socket 370 dla Pentium III FC-PGA
- Socket 423 – dla Pentium 4 i Celeron FC-PGA
- Socket 462/A – dla AMD K7 Athlon, Duron, ...
- Socket 478/N – dla Pentium 4 i Celeron FC-PGA2
- Socket 495 – dla Celeron FC-PGA2
- Socket 603, 604 – dla Pentium 4 Xeon


Socket

- Socket 754,939,940 – dla AMD Athlon 64, Athlon 64 v.2, Opteron
- Socket PAC 418, 611 – dla CPU serwerowych Intel Itanium i Itanium2
- Socket M – dla mobilnych Micro-FCGB
- Socket AM2 –dla CPU AMD Athlon 64 FX, Athlon 64 X2, Sempron, Turion 64, Opteron
- Socket AM2+ – dla CPU AMD Athlon X2, Athlon X4, Phenom X2, X3, X4, Sempron
- Socket P - dla Intel Core 2
- Socket AM3 – dl AMD Athlon II, Phenom II

Slot

Gniazda opracowane dla obudów SECC i SEPP:

- Slot 1 - dla Intel Pentium (Celeron) II i III
- Slot A – dla AMD Athlon (Duron) K7
- Slot 2 – Intel Pentium II, III Xeon



LGA


Specjalna odmiana gniazd dla procesorów w obudowach LGA bez nóżek:

- LGA 771 (Socket J) – Intel Xeon
- LGA 775 (Socket T) – Intel Pentium 4, Pentium D, Celeron D, Pentium Extreme Edition, Core 2 Duo, Core 2 Extreme, Celeron, Xeon 3000 series, Core 2 Quad;
- LGA 1366 (Socket B) – Intel Core i7 , Xeon (seria 5500)
- LGA 1155 – Intel Core i5
- LGA 1156 - Intel Core i7-8xx , Intel Core i5


Gniazda Socket Slot LGA



Socket 478



LGA 775



Socket 462



Slot A

Magistrala

(ang. *bus*) – zespół ścieżek łączących jednocześnie kilka komponentów i umożliwiających komunikację między nimi. Można je scharakteryzować za pomocą parametrów:

- **Szerokości** – liczba jednocześnie wysłanych bitów w jednostce czasu (jeśli m. równoległa przesyła jednocześnie 32 bity – to mówi się, że jest 32-bitowa, jej szerokość wynosi 32 bity).
- **Szybkości** – określa jak szybko dane mogą być przesłane przez ścieżki magistrali (HZ, MHz, GHz)

Podział magistral

- **Danych** - tą magistralą przepływają dane
- **Adresowa** - mówi, z jakiej komórki pamięci sygnał ma zostać odczytany lub do jakiej komórki pamięci sygnał ma zostać zapisany
- **Pamięci** - łączy mikroprocesor z pamięcią operacyjną, umożliwiając wymianę danych
- **Sterująca** - mówi, czy sygnał ma zostać zapisany, czy odczytany

Magistrala danych


Umożliwia wymianę danych między mikroprocesorem a chipsetem znajdującym się na płycie głównej. Obecnie spotyka się trzy rozwiązania:

- magistrala FSB
- magistrala Hyper Transport
- magistrala QPI

Magistrala danych - (DIP) FSB

(Front Side Bus) – najstarsze rozwiązanie, część architektury DIP (Dual Independent Bus) opartej na 2 magistralach:

- Zewnętrznej FSB – łączy procesor z mostkiem północnym chipsetu
- Wewnętrznej BSS (Back Side Bus) – łączy rdzeń z wewnętrzną pamięcią Cache L2



Magistrala danych Hyper Transport (AMD)

- Magistrala szeregową, która jest rozwiązaniem point-to point, zwana także LDT (Lightning Data Transport), wykorzystywana jest przy tworzeniu szybkich połączeń między komponentami, np.: procesorem a chipsetem

Magistrala danych QPI (Intel)

- Odpowiedź Intela na AMD, magistrala szeregową (Quick Path Interconnect) cechująca się dużą wydajnością i małymi opóźnieniami . Jest to magistrala typu point-to-point, oparta na architekturze magistrali PCI Express

Magistrala adresowa

(Address Bus), służy do adresowania pamięci operacyjnej. Budowa matrycowa pamięci DRAM – powoduje, że każda komórka ukryta jest pod adresem oznaczonym przez nr wiersza i kolumny. Łatwo wywnioskować, że np.: dwubitowa magistrala adresowa pozwala na zaadresowanie tylko 4 komórek 2^2 – kombinacje 00, 01, 10, 11. Procesory serii 80xx miały 20-bitową magistralę adresową – 1024 kB (2^{20}), co oznacza, że komputer mógł obsłużyć max ok. 1 MB pamięci RAM

Magistrala pamięci

(Memory Bus) - łączy mikroprocesor z pamięcią operacyjną RAM, umożliwiając wymianę danych. Po zaadresowaniu konkretnych komórek następuje proces zapisu i odczytu danych przez centralną jednostkę obliczeniową.

Współczesne magistrale pamięci to rozwiązanie równoległe o szerokości 64 bitów umożliwiające transfer nawet do 12 GB/s (pamięć DDR3)

Magistrala sterująca

(Control Bus) – odpowiada za przesyłanie sygnałów sterujących między mikroprocesorem, pamięcią RAM i pozostałymi urządzeniami wejścia-wyjścia. Dzięki temu urządzenia współpracujące z mikroprocesorem informowane są o przydzielonych im zadaniach – np.: czy dane mają zostać odczytane, czy zapisane

WIZUALNE (BLOKOWE)

**PRZEDSTAWIENIE
ARCHITEKTURY**

na przykładzie

**WYBRANYCH
PROCESORÓW**

Architektura CPU

Wewnętrzna budowa CPU oraz sposób komunikacji CPU z pamięcią i urządzeniami I/O. Możemy wyróżnić:

- Architektura z Princeton – dane jak i programy są przechowywane w tym samym bloku pamięci
- Architektura harwardzka- rozkazy i dane przechowywane są w oddzielnych pamięciach
- Architektura mieszana – jest to połączenia dwóch wyżej, rozdzielono pamięci rozkazów i danych, jednak wykorzystują one wspólne magistrale

Architektura CPU

Kolejny podział jest ze względu na złożoności wykonywanych instrukcji:

- CISC – (Complex Instruction Set Computers) – komputer z pełną listą instrukcji – bogaty zestaw instrukcji o dużych możliwościach
- RISC – (Reduced Instruction Set Computers) – komputer o zredukowanej liczbie instrukcji, mają prostszy zestaw instrukcji


Athlon 64 FX

AMD Athlon™ 64 FX Architektura procesora

- Szybki, o wysokiej przepustowości
- Znacznie obniża opóźnienia pamięci DRAM
- Podnosi wydajność wszystkich aplikacji, zwłaszcza intensywnie korzystających z pamięci
- Wsparcie PC3200, PC2700, PC2100 lub PC1600 DDR SDRAM

- Registered DIMM
- Interfejs 128-bitowy
- Przepustowość 6.4 GB/s

- Ogromna wydajność i nowe możliwości
- Jednoczesne wykonywanie obliczeń 32- i 64-bitowych
- 2x więcej rejestrów wewnętrznych dla większej wydajności
- Adresowanie **ponad granicę 4GB** pamięci daje niesamowite możliwości




- Największa pamięć podręczna na rynku
- 64KB L1 instruction cache
- 64KB L1 data cache
- 1024KB L2 cache
- **1152KB łącznie**
- Większa wydajność wielu aplikacji – zwłaszcza tych największych


- Magistrala systemowa używa technologii HyperTransport™ dla komunikacji z I/O
 - Łącze 6.4 GB/s
 - 1600MHz System Bus

Pentium 4


Pentium(r) 4 Processor Architectural Block Diagram



Core 2 Duo



Uproszczony schemat architektury dzisiejszych procesorów



Wydajność CPU

- **Wewnętrzna architektura CPU**
- **Szybkość pracy zegara** – im wyższa częstotliwość tym szybciej mikroprocesor może wykonać operacje
- **Wielkość pamięci Casche** – kilka megabajtów pamięci podręcznej SRAM podzielony na 3 poziomy (L1,L2,L3)
- **Chłodzenie**

Dodatkowe funkcje CPU

- **MMX** – (Multimedia lub Matrix Extensions) – opracowane przez Intela dodatkowe instrukcje stałoprzecinkowe wspomagające CPU w przetwarzaniu operacji typu rendering grafiki 3D, kompresja/dekompresja strumienia MPEG i itp.
- **SSE, SSE2, SSE3, SSE4** -(Streaming SIMD Extensions) kolejne zestawy Intela dodatkowych instrukcji zmiennie- i stałoprzecinkowych do przetwarzania grafiki 3D, czy strumieniowego przetwarzania obrazu i dźwięku
- **3DNow, Enhanced 3DNow!** – opracowane dla K6 przez AMD jako odpowiedź na rozszerzenie SSE

Dodatkowe funkcje CPU

- **Hyper-Threading Technology** (technologia hiperwątkowości HT) opracowana przez Intela, umożliwia wykonanie przez jeden CPU dwóch niezależnych kodów programów w tym samym czasie
- **Przetwarzanie dwurdzeniowe** — równoległe wykonywanie operacji obliczeniowych przez dwa niezależne rdzenie pracujące z tą samą częstotliwością
- **Dynamic Execution** -(dynamiczne wykonywanie), zapewnia wykonywanie większej liczby instrukcji w jednym cyklu zegara

Tryby pracy CPU

Procesory 32-bitowe i 64-bitowe pozwalają na pracę w kilku trybach w zależności od użytego oprogramowania:

- Architektura x86:
 - Tryb rzeczywisty (oprogramowanie 16-bitowe)
- Architektura IA-32:
 - Tryb chroniony
 - Wirtualny tryb rzeczywisty
- Architektura IA-32e, x86-64, AMD64, EM64T:
 - Tryb 64-bitowy
 - Tryb zgodności

Pamięć Casche

Przyspiesza dostęp do relatywnie wolnej pamięci RAM. Charakteryzuje się bardzo krótkim czasem dostępu. Jest używana do przechowywania danych, które będą w niedługim czasie przetwarzane. Współczesne CPU mogą mieć kilka poziomów pamięci cache:

- Level 1 (zintegrowana z rdzeniem mikroprocesora),
- Level 2 (pod koniec XX w. udało się zintegrować L2 co umożliwiło wymianę danych z pełną prędkością rdzenia
- Level 3 (umieszczone na płycie głównej lub wewnątrz rdzenia mikroprocesora, zwiększa wydajność i trafność pobierania danych z pamięci operacyjnej).

CPU 32- i 64-bitowe

W celu stwierdzenia z jaką architekturą mikroprocesora ma się do czynienia należy określić szerokość następujących elementów:

- Magistrali danych
- Rejestrów wewnętrznych

Magistrala danych najnowszych 32-bitowych procesorach Intela ma szerokość 64 bitów, ale rejestry obsługują tylko 32 bity (mimo 64-bitowej magistrali danych jest to nadal architektura 32-bitowa)

Procesory wielordzeniowe


Prawo Moore'a mówi, że liczba tranzystorów zastosowana do budowy mikroprocesorów rośnie w ciągu kolejnych lat w sposób wykładniczy (co 12 miesięcy podwaja się).

Aby to nadal było możliwe, trzeba by zmniejszać tranzystory, a miniaturyzacja nie może trwać wiecznie. Więc zastosowano architekturę wielordzeniową.

CPU wielordzeniowe złożone są z dwu lub więcej rdzeni zamkniętych w jednej obudowie.

Procesory wielordzeniowe

W komputerach domowych i biurowych procesory wielordzeniowe montuje się dopiero od 2005 r., ale w rozwiązaniach serwerowych stosuje się je od wielu lat.



Liderem na rynku jest firma IBM. Jej produktami są procesory POWER np. POWER 6+, czy POWER 7, zbudowany jest na bazie 8 rdzeni


Rodzaje procesorów i producenci:

- Intel,
- AMD,
- Motorola,
- Cyrix,
- IDT,
- Rise,
- Transmeta,



Odprowadzenie ciepła

- Radiatory – ożebrowany element odlany z aluminium lub miedzi
 - Pasywny
 - Aktywny




Odrowadzenie ciepła

- Chłodzenie z wykorzystaniem cieczy:
 - Heat pipe (cieplne rurki) – w laptopach
 - Chłodzenie wodne
- Ogniwo Peltiera
- Chłodzenie freonem
- Chłodzenie suchym lodem
- Chłodzenie ciekłym azotem

Odprowadzenie ciepła



Heat pipe



Ogniwo Peltiera



Chłodzenie wodne

DZIĘKUJĘ ZA UWAGĘ

